9. DAŽNIO, SUKIMOSI KAMPO SKAITMENINIAI KEITIKLIAI

Dažnio matavimo interfeisas

Panagrinėkime skaitmeninio dažnio Fmat matavimo interfeiso schemos veikimą. Šis interfeisas paremtas stabilizuoto dažnio fst=I/Tst periodų Tst, užpildančių matuojamą laiko intervalą Tmat =I/Fmat, skaičiaus matavimu. Jį sudaro žemo ir vidutinio integracijos laipsnio mikroschemos: IR – NE grandinėlės MS1, MS4, MS5 (KP155LA3), J-K trigeriai MS2, MS3 (KP155TM2), 4 skilčių dvejetainiai skaitikliai MS9 – MS11 (KP589AP16), tranzistorius T, kvarco kristalas Z, keletas rezistorių ir kondensatorių. Trigeriai MS2 ir MS3 realizuoja dažnio Fmat paduodamo į MS3 C įėjimą, kontrolinio signalo formatuką. Padavus į MS2 S įėjimą loginio Æ signalą, kurį suformuoja MS5.4 iš DÆ bito ir iš išėjimo uosto OIH išrinkimo signalo, trigerio MS2 išėjime O atsiranda loginis I. Trigerio MS3 išėjime Q loginis 1 atsiranda, atsiranda tik atėjus Fmat signalo priekiniam frontui į MS3 įėjimą C. Dėl to paleidžiamas laukiantis multivibratorius MS4.1 – MS4.3, generuojantis trumpalaikį impulsą, išvalantį skaitiklius MS6 – MS8. Be to, loginis 1 trigerio MS3 išėjime atidaro grandinėlę MS4.4, per kurią iš MS5.3 išėjimo pasiduoda stabilizuoto dažnio fst signalas į MS6 T įėjimą. Čia dažnio fst generatorius sudarytas iš MS5.1 – MS5.3, o 12 skilčių skaitiklis – iš MS6 – MS8. Keitimo pabaigos signalas suformuotas MS3 Q išėjime ir paduodamas į vienos skilties įėjimo uostą MS1 adresu ÆÆH. Šis uostas gauna maitinimą per tranzistorių T tik tada, kai į tranzistoriaus bazę ateina uosto išrinkimo signalas ÆÆH (iš adreso ÆÆ ir BB4T signalų, įvykdžius IN ÆÆH komandą). Tuomet iš uosto ÆÆH į daviklių magistralės liniją BD1 nuskaitomas keitimo pabaigos signalas. Atėjus sekančiam Fmat signalo priekiniam frontui, trigeris MS3 pereina į kitą stabilią būseną. Dėl to jo išėjime Q atsiranda loginis Æ, o Q – loginis 1 (keitimo pabaiga), MS4.4 užsidaro, o skaitikliai sustoja, išsaugodami skaitmeninį kodą, atitinkantį išmatuotą dažnį Fmat, šis kodas nuskaitomas į MKK davinių magistralę per formuotuvus MS9 – MS11 dviem ciklais. Pirmuoju ciklu adresu 01H išrenkamos mikroschemos MS9 ir MS10 ir nuskaitomas skaitiklių MS6, MS7 turinys. Antru ciklu adresu ÆÆH išrenkamas įėjimo uostas MS11, per linijas D4 – D7 nuskaitantis likusią informaciją: MS8 išėjimų turinį. Aktyvūs, esant loginiam nuliui, uostų išrinkimo signalai čia ir kitais atvejais formuojami ARBA grandinėle: įėjimo uostui iš signalų BB4T ir “Uosto adresas”; išėjimo uostui – iš signalų BB3P ir “Uosto adresas”. “Uosto adresas” formuojamas dešifratoriumi o BB3P ir BB4T – tai standartiniai MKK valdymo magistralės signalai.

ELEKTROS VARIKLIŲ DAŽNIO KEITIKLIS DK-3

   Dažnio keitiklis DK-3 tai įrenginys, skirtas kintamos įtampos trifazių asinchroninių elektros variklių valdymui ir sūkių reguliavimui. Jis sukuria keičiamo dažnio ir įtampos trifazį elektros tinklą. Variklio sukimo momentas gali būti išlaikomas nepriklausomu nuo sūkių arba mažėti jiems mažėjant. Keitiklis leidžia keisti dažnį nuo 0 iki 60 Hz ir valdyti variklius, kurių galia iki 15 kW. DK-3 veikia impulsų pločio moduliavimo principu, kas garantuoja sinusinę variklio apvijų srovės formą. Dažnis gali būti keičiamas: rankiniu būdu keitiklio valdymo skydelyje arba distancinio valdymo pultelyje esančia rankenėle; analoginiais (0-5) mA, (0-20) mA, (4-20) mA, (0-10) V signalais iš kitų įrenginių; automatiškai specialios elektroninės schemos pagalba tokiu būdu, kad būtų palaikoma pastovi užduota valdomos sistemos parametro (slėgio, temperatūros, srauto ir kt.) reikšmė. Keitiklis turi apsaugas: nuo išėjimo srovės padidėjimo (perkrautas variklis); per aukštos arba per žemos tinklo įtampos; tinklo fazės dingimo; per aukštos keitiklio išėjimo elementų temperatūros; keitiklio išėjime užtrumpinimo į "žemę" arba į tinklo fazę. Suveikus apsaugai ir išnykus priežasčiai dėl kurios ji suveikė, keitiklis gali vėl automatiškai įjungti variklį. Perdegus variklio apvijoms arba keitiklio išėjimo elementams keitiklis gali įjungti rezervinį įrenginį.

Galios keitiklių mikroprocesorinio valdymo grandinės

Sinchronizacijos mazgų formavimas. Panagrinėkime galios keitiklių skaitmeninės sinchronizacijos su tinklu mazgų sudarymo principus. Apsiribokime trifazio lygintuvo, skaitmeninės sinchronizacijos mazgo sukūrimu. Keitiklio tiristoriai turi būti komutuojami pagal įtampų vektorinę diagramą kas 1/6 periodo. Praktiškai buvo įsitikinta, kad sinchronizacijos su tinklo įtampa momentais patogiausia laikyti fazinių įtampų teigiamų pusperiodžių perėjimo per nulius momentus. Tuo principu sukonstruota skaitmeninės sinchronizacijos schema. Ši schema leidžia suformuoti trumpalaikius impulsus UA, UB, UC, U’A, U’B, U’C, atsirandančius fazinių įtampų UA, UB, UC, U’A, U’B, U’C teigiamų pusperiodžių pradžiose. Ši schema patikimai generuoja sinchroimpulsus ir tuo atveju, kai tinklo įtampos nėra sinusinės. Schemą sudaro 6 identiški kanalai, kuriuose yra stiprintuvai – ribotuvai 1, 4, 7, 10, 13, loginės IR – NE grandinėlės su 3 įėjimais 2, 5, 8, 11, 14 ir 17, sinchronizacijos impulsų formatuvai 3, 6, 9, 12, 15 ir 18. Stiprintuvų – ribotuvų, surinktų operacinių stiprintuvų, fiksuojančių nulinę įtampą, pagrindu išėjimai pajungiami prie IR – NE grandinėlių viršutinių įėjimų. Kiekvienos IR – NE grandinėlės išėjimas pajungiamas prie kanalo impulsų formuotuvo įėjimo ir prie vidurinių kitų dviejų kanalų IR – NE grandinėlių įėjimų. Visi stiprintuvai formuoja stačiakampės formos įtampas U1 – U6 tuo metu, kai jų įėjimuose yra įtampų UA, UB, UC, U’A, U’B, U’C, neigiami pusperiodžiai, o teigiamų pusperiodžių metu jų išėjimuose atsiranda Æ (ir tik tuomet išėjime bus loginis 1) intervaluose 2400<V<3600. Tuo būdu loginis 1 IR – NE grandinėlės išėjime atsiranda sinchronizuojamos fazės įtampai pereinant 0, t.y., esant V=3600. Šiuo momentu ir paleidžiamas trumpo sinchroimpulso formavimo įrenginiai, generuojantis įtampas UA, UB, UC, U’A, U’B, U’C. Šis būdas naudingas, apsaugant sistemą nuo vienos fazės prapuolimo. Tuomet šios fazės stiprintuve – ribotuve sukuriamas loginis 1 ir visa sistema nutraukia sinchroimpulsų generaciją.

Greitaveikė skaitmeninė fazės impulsų moduliacija ir interfeisas. Valdomų galios keitiklių impulsinio fazinio valdymo sistemos (IFVS) dažniausiai realizuojamos, panaudojant dviejų tolydinių (analoginių) įtampų vertikalaus palyginimo principą. Viena šių įtampų būna valdančioji, o kita – pjūklo formos įtampa, generuojama kiekvienos fazės teigiamo pusperiodžio pradžioje ir besitęsianti visą šį pusperiodį. Pasinaudodami schema panagrinėkime IFVS sukūrimo dvifaziniam valdomam lygintuvui principą. Šio lygintuvo vidutinė išlyginta įtampa Uvid=1/2*Uvid0*(1+cosa), čia Uvid0=2Uf/p*m, priklauso nuo ventilių įjungimo kampo a, atskaitomo nuo teigiamo fazinės įtampos pusperiodžio pradžios (įtampos A ir A’). Realizuojant tolydinę (analoginę) įtampą IFVS, valdanti įtampa UVA sulyginama su pjūklo formos įtampa UPA (diagrama UVSA). Dažniausiai įtampa UVA yra uždaranti tam tikrą palyginimo elementą (pvz., stiprintuvą) įtampa, o UPA - atidaranti šį elementą įtampa. Kai įtampa UPA pasiekia valdančios įtampos reikšmę UVA, palyginimo elementas atsidaro ir suformuojamas impulsas Ua1 (Ua1 įtampų diagrama), atidarantis atitinkamą ventilį kampu a. Jei UVA=UVA1 yra didesnė, tai atidarymo kampas a=a1 taip pat turi didesnę reikšmę. Kai valdymo įtampa šuoliu sumažėja nuo UVA1 iki UVA2 vertės, gaunamas tarpinis kampas a12, atsirandantis valdančiosios įtampos pokyčio metu. Naują valdančios įtampos reikšmę UVA2 atitinkantis kampas a2 atsiranda sekančiame pusperiodyje. Tokiu būdu, tolydinė vertikalaus palyginimo IFVS patikimai generuoja valdymo impulsus, esant bet kokiems valdančios įtampos pokyčiams ir turi didžiausią greitaveiksmiškumą impulsinių keitiklių valdymo sistemų tarpe.

Schemoje parodyta vieno kanalo didžiausio greitaveiksmiškumo skaitmeninė IFVS, veikianti vertikalaus palyginimo principu ir turinti žymiai didesnį tikslumą už tolydinę sistemą. Ją sudaro: n skilčių valdantį kodą UVS invertuojantis blokas 1, takto impulsų generatorius 2, nulio fiksavimo organas 3, takto skaitiklis 4, sumatorius 5 ir išėjimo impulsų formuotuvas 6. Į bloką 1 paduodamas valdantis kodas UVS, atitinkantis duotą valdymo kampą a. Iš bloko 1 invertuotas kodas U’VS paduodamas į n skilčių sumatoriaus A įėjimus. Į šio sumatoriaus B įėjimus pajungti dvejetainio skaitiklio n išėjimai. Į sumatoriaus įėjimą P1 paduotas loginio 1 lygis U1. Sumatoriaus išėjimas “Perpildymas P” pajungtas prie impulsų formavimo bloko 6, generuojančio kanalo tiristoriaus paleidimo impulsus. Schema veikia taip. Nulio fiksavimo organas, kuris gali būti vienas iš schemos kanalų, formuoja trumpus sinchroimpulsus Usinchr (diagrama Usinchr), laiko momentais, kai fazinės įtampos eina per 0. Veikiant šiems impulsams, takto impulsų skaitiklis periodiškai išvalomas ir pradeda skaičiuoti takto impulsų generatoriaus 2 impulsus (diagrama Utakt). Skaitmeninis kodas UPS, sukauptas skaitiklyje, auga proporcingai laikotarpiui, atskaitomas nuo paskutinio sinchroimpulso Usinchr pasirodymo momento, kuriame a.=0. Šis kodas parodytas diagramoje USVS laiptuotos kreivės pavidalu. Jis atitinka faziniam kampui V=w*t, besikeičiančiam nuo 0 iki p. Kadangi į sumatoriaus A įėjimą paduodamas U’VS, o į P1 įėjimą – loginis 1, tai U’VS +1= papildomam kodui  nuo to kodo UVS, kuris atitinka duotą kampą a. Į B įėjimus kaip tik ir paduodamas šis kodas. Yra žinoma, kad tiesioginio bei papildomo kodų suma visada lygi 0, atsirandant pernešimo bitui. Be to, jei į B įėjimus bus paduotas didesnis kodas, tai pernešimo bitas taip pat atsiranda. Tik tuo atveju suma nebus lygi nuliui.

Pateikti  pavyzdžiai patvirtina faktą, kad tiesioginio ir atvirkštinio kodų suma duoda 0 ir pernešimo bitą P. Be to, jei įvyko staigus a kodo sumažėjimas, o tuo metu kodas B įėjimuose pasidaro didesnis už sumažėjusį a kodą, P pernešimo išėjime tuoj pat atsiranda loginis 1, kuris panaudojamas kanalo tiristoriaus paleidimo impulsui formuoti. Skaitmeninės IFVS realizavimo tikslumas priklauso nuo skilčių n skaičiaus, apsprendžiančio laiptelio aukštį ULSB=Uat/2n-1, čia Uat – atraminė įtampa, atitinkanti kampą a=p. Nuo n taip pat priklauso ir takto impulsų dažnis

ftakt=2n+1/Ttinklo

Jei ftinklo=1/Ttinklo=50 Hz, tai

ftakt=100*2n Hz

Tuomet, esant n=8,

ftakt=100*28=25,6 kHz,

esant n=12,

ftakt=100*212=409,6 kHz.

Panagrinėkime tokios sistemos ir MKK interfeisą 6 fazių tiristorinio keitiklio atveju. Loginė tokio interfeiso struktūra parodyta schemoje. Schema sudaryta 12 bitų a kodo atvejui. Ją sudaro: blokas 1 – vyresnio a kodo baito įvedimo uostas, blokas 2 – jaunesnio a kodo baito įvedimo uostas, takto impulsų generatorius 3, nulį fiksuojantys organai 4 – 9, 12 bitų dvejetainiai skaitikliai 10 – 15, 12 bitų sumatoriai 16 – 21, kanalų tiristorių paleidimo impulsų formuotuvai 22 – 27. Jei tinklo dažnis ftinklo=50 Hz, tai takto impulsų dažnis turi būti ftakt=409,6 kHz. Kadangi nulio organai fiksuoja fazinių įtampų perėjimo per 0 momentus, o linijinių įtampų natūralios komutacijos momentai nuo jų atsilieka 300 tai a kodas, kurį perduos MKK per savo davinių magistralę DÆ - D7, išėjimo uostus 1 ir 2 į sumatorių įėjimo magistralę BÆ - B11, turi būti ne mažesnis už 300. Tai turi būti dėl to, kad tiristorių paleidimo impulsai neateitų anksčiau už linijinių įtampų natūralios komutacijos momentus.

Mažo galingumo puslaidininkinių pavarų mikroprocesorinio valdymo interfeisas. Puslaidininkinės nuolatinės srovės pavaros, kuriose realizuojamas impulsų trukmės moduliacijos (ITM) principas, neretai konstruojamas pagal schemą. Šioje schemoje reversinį keitiklį sudaro tranzistoriai V18 – V21, šuntuoti atbuliniais diodais V22 – V25. Kai įjungti tranzistoriai V18 ir V21, variklis EV sukasi į vieną pusę, o kai įjungti tranzistoriai V20 ir V19, EV sukasi į kitą pusę. Kad reverso metu išvengti trumpo jungimo srovių, įjungti droseliai “Droselis 1” ir “Droselis 2”. Srovė EV inkaro grandinėje matuojama nuo rezistoriaus R11 per tiltelį V26 – V29 ir rezistorius R10. Tranzistoriai V18 – V21 atsidaro, į jų bazes padavus stačiakampius Ti trukmės impulsus TK periodiškumu. Vidutinė inkaro įtampa Uvid=E*l, l=Ti/TK Î(0,1). Tranzistorių valdymo impulsai sustiprinami blokuose VB1 – VB4. Čia realizuojamas valdymo impulsų galvalinis atskyrimas, valdymo schemos maitinimas (elementai V1 – V4, V9, V10, R1, C1, C3), tranzistorių uždarymas pauzių metu (elementai V5 – V8, V11, V12, C2, C4, R2), impulsų stiprinimas (elementai V15, V16). Inkaro grandinei apsaugoti nuo viršsrovių naudojama optopora V30 (AOY 1036), kurios tiristorius atsidaro, pasiekus srovei ribinę reikšmę. Dėl to suformuojamas impulsas, uždraudžiantis atidarymo impulsų padavimą į galios tranzistorius.

Loginė ITM keitiklio ir MKK interfeiso struktūra. Ją sudaro: ITM keitiklis V1 – V4, impulsinis greičio daviklis IGD, adresų dešifratorius AD, skaitmeninis l keitiklis SlK, moduliacijos režimo nustatymo blokas MRB, impulsų skaitiklis IS, impulsų sekos tikrinimo blokas ISTB, galvalinio atrišimo mazgai GAM, impulsinių stiprintuvų blokas ISB, kampo skaitmeninis keitiklis KSK, analoginis skaitmeninis keitiklis ASK, srovės ribotuvas SR, įėjimo uostai 40, 50 ir 54, išėjimo uostai 44, 48 ir 50. Blokas MRB per išvedimo uostą 40 nustato atitinkamų EV sukimosi kryptį, o per išvedimo uostą 50 – reikiamą moduliacijos dėsnį. Duota impulsų trukmės l kodo reikšmė davinių magistrale per išvedimo uostą 54 užrašoma į SlK buferinį registrą. Iš uosto 40 atėjus signalui “Paleidimas”, paleidžiamas ITM takto impulsų generatorius (ftakto=1 kHz). Kiekvieno šio impulso priekinio fronto momentu įvyksta davinių iš SlK buferio perrašymas į žemyn skaičiuojantį skaitiklį ir generuojama galios ventilių atidarymo impulsų pradžia. Buferio kodo nuskaitymas vyksta MKK takto impulsų dažniu (2MHz) iki skaitiklis užpildomas nuliais. Tada atsiranda galios ventilių uždarymo impulsas (l pabaigos momentas). Schemoje realizuojamas neigiamas grįžtamas ryšys pagal srovę grandine: Rš GAM ASK, įvedimo uostą 56 ir magistralę DÆ - D7. Srovės I signalas, sukuriamas SlK bloke, yra programiškai filtruojamas, 4 kartus matuojant srovės reikšmę ir skaičiuojant vidutinę matavimų vertę. Neigiamo ryšio pagal greitį signalas realizuojamas KSK ir IGD blokuose. KSK blokas veikia, palaipsniui užpildant IGD impulsų intervalus žinomo pastovaus dažnio impulsais. Kad padidinti bloko tikslumą, jo skilčių skaičius pasirinktas 12. KSK informacija nuskaitoma dviem žingsniais. Pirmu žingsniu per įėjimo uostą 48 nuskaitomos jaunesnės informacijos skiltys BÆ - B7, o antru – per įėjimo uostą 44 – vyresnės B8 - B11. Kad nenuskaityti informaciją jos keitimosi metu, KSK sinchronizuojamas per įėjimo uostą 44. Galios keitiklių trumpų jungimų srovėms išvengti naudojamas ISTB, draudžiantis vienu metu atidaryti ventilius V1 bei V4 arba V3 ir V2. Schemos valdymo algoritmą galima lanksčiai keisti, pasirenkant norimą programą.

 


Naudota literatūra

1).Prof. A. A. Bielskio kompiuterio elektronikos paskaitų konspektai.

2).www.pfi.lt/news_prietaisai.html#DK-3